什麼是SHE?
電子元件當電流流過後,因為內部阻抗的關係,會產生熱能(heat)。而半導體元件也是如此,當MOS導通時(channel turning on),電流從汲極(Drain)經通道(channel)流到源極(Source)也會產生熱能。這會使元件本身的溫度提高,一般來說,溫度高效能會較差,如果溫度過高到一定程度,元件可能會因此而燒毀而有可靠度(reliability)的問題。
半導體的SHE已經存在很久,但為什麼最近才開始受到重視? 其實SHE在特殊製程已經討論許久,如SOI (Silicon on insulator)製程。只是我們之前常用的TSMC、Samsung的CMOS process,其SHE並不明顯。
Fig. 1為傳統製程(planar process) NMOS的剖面圖(Cross-section view),當Channel形成、電流流過,產生的熱能可以透過基底(substrate)給散發掉。在0.13um之前的製程,由於元件channel length大,散熱較容易。進入奈米製程(90nm、65nm、40nm、28nm)後,元件channel length變小後,散熱能力變得比差。但這時,SHE還是不明顯。
Fig. 1
Fig. 2為Finfet製程NMOS的剖面圖。由於Finfet元件為3D的結構,每個鰭(fin)往基底散熱的面積將大幅減小。所以Finfet製程的SHE會特別嚴重。
Fig. 2
模擬SHE的影響
據瞭解,臺積電(TSMC)、三星(Samsung)的Finfet製程所提供的SPICE model都支援SHE模擬。兩家模擬流程略有不同,請參考foundry所提供的文件。SHE的模擬結果的報告檔會告我們元件溫度提升了多少。比如說,我們初始的溫度在100度的環境下,電路經過操作後,某個元件溫度會提升10度,到110度。這時我們可以依規格、設計的容忍度(Tolerance)等。來判斷這110度是否能接受。如不能接受,就必須要更改電路設計或佈局佈局(Layout)來改善SHE。
改善SHE對元件的影響
在電路設計上,SHE的主因是流經元件的電流過大,所以我們可以適當的把電流減小來改善。但一般的設計,不會故意把電流弄大,都是規格需要才會有那麼大的電流,例如OP的driving stage、LDO的power MOS等。
如Fig. 3的Layout,在這個4個finger的MOS A有1mA的電流流過,造成SHE過大。我們在layout上讓MOS A這4根finger不連續排在一起;如Fig.4,在4根figner中間插入一根dummy figner (MOS D)。更誇張些,MOS A的每個finger都分開,中間都插上dummy,如Fig. 5。
Fig. 3
Fig. 4
Fig. 5
結論
SHE是一個存在已久,但現在才受到重視。我們在layout上,可把大電流元件分散擺放來降低SHE的影響,不過這會造成面積增大,必須要互相斟酌考慮。
Reference:
- C. Prasad, et al., "Self-heat reliability consideration on Intel's 22nm tri-gate technology," in proc. IEEE IRPS, pp. 5D.1.1-5, 2013.
- S. E. Liu, et al., "Self-heating effect in FinFETs and its impact on device reliability characterization," in proc. IEEE IRPS, pp. 4A.4.1-4, 2014.
- M. Jin, et al., "Hot carrier reliability characterization in consideration of self-heating in FinFET technology, in Proc. IEEE IRPS, pp. 2A.2.1-5, 2016.
- C. Prasad and S. Ramey, "Self-heating in advanced CMOS technologies," in Proc. IEEE IRPS, pp. 6A.4.1-7, 2017.
延伸閱讀:
版大您好,請問有聯絡您的方式嗎?(信箱之類的)謝謝:)
回覆刪除應該很好找到聯絡方式XD
刪除大大您的寫得太好了!
回覆刪除感謝~~~
回覆刪除GOOD +1
回覆刪除