深層n型井 Deep N-Well (DNW)

發現一些資深的Circuit designer和Layout engineer不清楚Deep N-Well (DNW)的用法，以為就是底下鋪一層DNW就好，其實還要搭配N-Well (NW)和n+才能達到我們要的效果。

下圖為CMOS製程的剖面圖(cross-section view)，現在都是n-well/p-sub的製程，也就是NMOS在p-sub裡，而PMOS在n-well裡。因為製程的限制，NMOS的Bulk都是共同的substrate，連接到"地"(GND)，但PMOS可分別在不同的NW裡實現，所以PMOS的Bulk是可以接到Source端或其他電位的，這可增加設計的變化性。

DNW這道製程就是要讓NMOS的Bulk端不用全接到GND，根據電路設計的需求，也可以接到Source或其他的電位。如下圖的NMOS，利用NW和DNW把其Bulk和P-Substrate隔開，而不是接到GND。換句話說，如果想要NMOS有獨立的bulk (或是獨立的P-Well)，除了NMOS下方要有DNW外，四周還要有NW包圍。此外，NW還要加上N+ pickup接到合理的電位(NW biasing)，這樣才不會讓寄生diode導通。

使用DNW的優點(Pros)和缺點(Cons):

Props:

1. NMOS Bulk不會限制接到GND，增加電路的變化性。
2. NMOS Bulk和Source可接在一起，降低NMOS Body effect對其Threshold voltage的影響。
3. 對易受Substrate noise干擾的電路，可在下方加上DNW，減少Substrate noise的干擾。

Cons:

1. 需要額外的光罩和製程步驟，會增加成本(Cost)。
2. 由於需要NW把NMOS包住，這將增加許多layout面積，當然會增加成本。
3. 額外的寄生diode，設計上必需更小心。

心得：
由於會增加很多成本，碰到使用DNW的狀況幾乎用幾根手指就能算出來，尤其製程走到Finfet technology (< 16nm)，幾乎沒有Body effect，會用到DNW的機會就更小了。